תמונות העטיפה

Analizador lógico de 100MHz utilizando FPGA

En este trabajo se describe el diseño de un analizador lógico con 48 canales, 16K muestras por canal y que puede operar con frecuencias de adquisición de hasta 100MHz. La interfaz de usuario está realizada sobre un computador que se comunica en forma serie o paralelo con el analizador. Para el contr...

תיאור מלא

שמור ב:
מחבר ראשי: de Oliveira, Oscar (author)
מחברים אחרים: Eirea, Gabriel (author), Oliver, Juan Pablo (author), Pérez Acle, Julio (author)
פורמט: article
שפה:ספרדית
יצא לאור: 1998
נושאים:
ELECTRÓNICA
גישה מקוונת:https://hdl.handle.net/20.500.12008/20756
תגים: הוספת תג
אין תגיות, היה/י הראשונ/ה לתייג את הרשומה!

פריטים דומים: Analizador lógico de 100MHz utilizando FPGA

פריטים דומים