Analizador lógico de 100MHz utilizando FPGA

En este trabajo se describe el diseño de un analizador lógico con 48 canales, 16K muestras por canal y que puede operar con frecuencias de adquisición de hasta 100MHz. La interfaz de usuario está realizada sobre un computador que se comunica en forma serie o paralelo con el analizador. Para el contr...

Full description

Bibliographic Details

Main Author:	de Oliveira, Oscar (author)
Other Authors:	Eirea, Gabriel (author), Oliver, Juan Pablo (author), Pérez Acle, Julio (author)
Format:	article
Language:	Spanish
Published:	1998
Subjects:	ELECTRÓNICA
Online Access:	https://hdl.handle.net/20.500.12008/20756
Tags:	Add Tag No Tags, Be the first to tag this record!