Análisis de una cadena de inversores asimétricos como elemento de retardo
El presente trabajo estudia una cadena de inversores asimétricos a ser empleada como elemento de retardo en circuitos integrados. Se desarrolla un estudio analítico que permite hallar una fórmula aproximada para el diseño, a la vez que deja ver que parámetros y cómo influyen en el tiempo de retardo....
שמור ב:
| מחבר ראשי: | |
|---|---|
| מחברים אחרים: | |
| פורמט: | article |
| שפה: | ספרדית |
| יצא לאור: |
2001
|
| נושאים: | |
| גישה מקוונת: | https://hdl.handle.net/20.500.12008/21142 |
| תגים: |
אין תגיות, היה/י הראשונ/ה לתייג את הרשומה!
|