VHDL y el método de diseño basado en descripción y síntesis
Una de las dificultades que se atribuyen al diseño con VHDL es la gran cantidad de arquitecturas posibles para un mismo circuito. El lenguaje no se halla orientado hacia ningún método en especial, ni a un tipo de lógica ni a una tecnología dada sino que deja esas elecciones a cargo de quien diseña,...
Gardado en:
| Autor Principal: | |
|---|---|
| Formato: | article |
| Idioma: | Lingua castelá |
| Publicado: |
1997
|
| Subjects: | |
| Acceso en liña: | https://hdl.handle.net/20.500.12008/20736 |
| Tags: |
Sen Etiquetas, Sexa o primeiro en etiquetar este rexistro!
|