VHDL y el método de diseño basado en descripción y síntesis
Una de las dificultades que se atribuyen al diseño con VHDL es la gran cantidad de arquitecturas posibles para un mismo circuito. El lenguaje no se halla orientado hacia ningún método en especial, ni a un tipo de lógica ni a una tecnología dada sino que deja esas elecciones a cargo de quien diseña,...
Salvato in:
| Autore principale: | |
|---|---|
| Natura: | article |
| Lingua: | spagnolo |
| Pubblicazione: |
1997
|
| Soggetti: | |
| Accesso online: | https://hdl.handle.net/20.500.12008/20736 |
| Tags: |
Nessun Tag, puoi essere il primo ad aggiungerne!!
|
Documenti analoghi: VHDL y el método de diseño basado en descripción y síntesis
- Primera experiencia de diseño de circuitos Integrados realizada en Uruguay
- Síntesis automática y evaluación de performance de un circuito digital de complejidad media
- Diseño, simulación y medida de un sensor de temperatura de ultra bajo consumo
- Diseño de un amplificador operacional CMOS de alta ganancia y muy bajo consumo
- Diseño de un filtro pasabajos a capacitores conmutados
- Experiencias en diseño y prueba de fotodetectores en circuitos integrados stándard : del fotodiodo a la cámara CMOS