Implementación en FPGA de un algoritmo de compresión de señales EEG multicanal.

Los dispositivos lógicos programables ofrecen gran flexibilidad y rendimiento, características que les han hecho ganarse un lugar en diversas aplicaciones, tales como procesamiento de video y audio, infraestructura de redes y aceleración de algoritmos. Una de sus principales ventajas es que proveen...

Descrizione completa

Dettagli Bibliografici

Autore principale:	Favaro, Federico (author)
Natura:	masterThesis
Lingua:	spagnolo
Pubblicazione:	2019
Soggetti:	EEG Compresión de datos FPGA Bajo consumo
Accesso online:	https://hdl.handle.net/20.500.12008/26808
Tags:	Aggiungi Tag Nessun Tag, puoi essere il primo ad aggiungerne!!