Implementación en FPGA de un algoritmo de compresión de señales EEG multicanal.

Los dispositivos lógicos programables ofrecen gran flexibilidad y rendimiento, características que les han hecho ganarse un lugar en diversas aplicaciones, tales como procesamiento de video y audio, infraestructura de redes y aceleración de algoritmos. Una de sus principales ventajas es que proveen...

Deskribapen osoa

Gorde:
Xehetasun bibliografikoak
Egile nagusia: Favaro, Federico (author)
Formatua: masterThesis
Hizkuntza:gaztelania
Argitaratua: 2019
Gaiak:
Sarrera elektronikoa:https://hdl.handle.net/20.500.12008/26808
Etiketak: Etiketa erantsi
Etiketarik gabe, Izan zaitez lehena erregistro honi etiketa jartzen!

Antzeko izenburuak: Implementación en FPGA de un algoritmo de compresión de señales EEG multicanal.