Implementación en FPGA de un algoritmo de compresión de señales EEG multicanal.

Los dispositivos lógicos programables ofrecen gran flexibilidad y rendimiento, características que les han hecho ganarse un lugar en diversas aplicaciones, tales como procesamiento de video y audio, infraestructura de redes y aceleración de algoritmos. Una de sus principales ventajas es que proveen...

Cijeli opis

Bibliografski detalji

Glavni autor:	Favaro, Federico (author)
Format:	masterThesis
Jezik:	španjolski
Izdano:	2019
Teme:	EEG Compresión de datos FPGA Bajo consumo
Online pristup:	https://hdl.handle.net/20.500.12008/26808
Oznake:	Dodaj oznaku Bez oznaka, Budi prvi tko označuje ovaj zapis!