Síntesis hardware de redes ALN para aplicaciones en control
Este trabajo es parte de un proyecto que estudia la realización de algoritmos de redes neuronales en hardware reconfigurable como manera de obtener un procesador neuronal de alta performance. El objetivo de este procesador es poder ejecutar procesamiento neuronal de alta velocidad, para aplicaciones...
Saved in:
| Hovedforfatter: | |
|---|---|
| Andre forfattere: | , , |
| Format: | article |
| Sprog: | spansk |
| Udgivet: |
1999
|
| Fag: | |
| Online adgang: | https://hdl.handle.net/20.500.12008/20789 |
| Tags: |
Ingen Tags, Vær først til at tagge denne postø!
|
| _version_ | 1868890140071428096 |
|---|---|
| author | Oliver, Juan Pablo |
| author2 | Fonseca de Oliveira, André Pérez Acle, Julio Canetti, Rafael |
| author2_role | author author author |
| author_browse | Canetti, Rafael Fonseca de Oliveira, André Oliver, Juan Pablo Pérez Acle, Julio |
| author_facet | Oliver, Juan Pablo Fonseca de Oliveira, André Pérez Acle, Julio Canetti, Rafael |
| author_role | author |
| collection | COLIBRI |
| dc.creator.none.fl_str_mv | Oliver, Juan Pablo Fonseca de Oliveira, André Pérez Acle, Julio Canetti, Rafael |
| dc.date.none.fl_str_mv | 1999 2019-05-29T15:28:16Z 2019-05-29T15:28:16Z 20190528 |
| dc.identifier.none.fl_str_mv | Oliver, Juan Pablo, Fonseca de Oliveira, André, Pérez Acle, Julio, Canetti, Rafael. Síntesis hardware de redes ALN para aplicaciones en control [en línea] Montevideo : UR. FING, 1999. https://hdl.handle.net/20.500.12008/20789 |
| dc.language.none.fl_str_mv | es spa |
| dc.publisher.none.fl_str_mv | UR. FING |
| dc.rights.none.fl_str_mv | info:eu-repo/semantics/openAccess Licencia Creative Commons Atribución – No Comercial – Sin Derivadas (CC - By-NC-ND) |
| dc.source.none.fl_str_mv | reponame:COLIBRI instname:Universidad de la República instacron:Universidad de la República |
| dc.subject.none.fl_str_mv | FPGAs Hardware reconfigurable Redes neuronales artificiales Redes lógicas adaptivas (ALN) Control en tiempo real SISTEMAS y CONTROL |
| dc.title.none.fl_str_mv | Síntesis hardware de redes ALN para aplicaciones en control |
| dc.type.none.fl_str_mv | Artículo info:eu-repo/semantics/article info:eu-repo/semantics/publishedVersion |
| description | Este trabajo es parte de un proyecto que estudia la realización de algoritmos de redes neuronales en hardware reconfigurable como manera de obtener un procesador neuronal de alta performance. El objetivo de este procesador es poder ejecutar procesamiento neuronal de alta velocidad, para aplicaciones de tiempo real en control y tratamiento de señales. Se presentan los resultados para redes binarias del tipo Redes Lógicas Adaptivas (Adaptive Logic Network: ALN), sintetizadas sobre lógica programable, aplicadas en control. El procesador desarrollado se probó en el control realimentado de una planta inestable y no lineal. Los diseños se realizaron sobre una plataforma hardware consistente en un computador personal como host y una placa reconfigurable ALTERA RIPP10 para el cálculo en hardware. La placa contiene nueve FPGAs FLEX8K y 512KB de RAM. El computador personal se comunica con la placa RIPP10 a través del bus ISA. Para el trabajo con redes ALN se utiliza habitualmente el paquete de software ATREE, que consiste en una biblioteca en lenguaje C con funciones que permiten a un diseñador definir la arquitectura de la red, realizar su entrenamiento con un conjunto de patrones y posteriormente evaluar la salida de la red correspondiente a una entrada dada. En el presente trabajo se desarrolló una herramienta software para convertir automáticamente la descripción de una red ALN que resulta del proceso de entrenamiento con ATREE en la especificación de un circuito en un lenguaje de descripción hardware (AHDL). Esta metodología permite generar fácilmente el hardware necesario para evaluar las funciones combinatorias de gran tamaño que resultan de una red ALN entrenada. Se escribieron rutinas que utilizan los circuitos generados para evaluar la salida de la red frente a un patrón de entrada dado. Estas rutinas presentan a los usuarios de la biblioteca ATREE una interfaz idéntica a la presentada por las rutinas originales de dicho paquete. La planta a controlar consiste de un péndulo invertido con fuertes no-linealidades introducidas por las características de la fricción ( valores altos y dependencia espacial ). Una red ALN previamente entrenada se incluyó en el lazo de control del péndulo invertido, con buenos resultados. La velocidad de cálculo obtenida es importante para la utilización de este tipo de redes en aplicaciones de control en tiempo real. Para este ejemplo se presentan los resultados de la comparación entre los tiempos de ejecución de la evaluación de la red utilizando el procesador neuronal y los de la realización puramente en software. |
| eu_rights_str_mv | openAccess |
| format | article |
| id | anni_9643d9bb8932d0bc48e8dc8181eb73b4 |
| identifier_str_mv | Oliver, Juan Pablo, Fonseca de Oliveira, André, Pérez Acle, Julio, Canetti, Rafael. Síntesis hardware de redes ALN para aplicaciones en control [en línea] Montevideo : UR. FING, 1999. |
| instacron_str | Universidad de la República |
| institution | Universidad de la República |
| instname_str | Universidad de la República |
| language | spa |
| language_invalid_str_mv | es |
| network_acronym_str | anni |
| network_name_str | oai-lr-anni |
| oai_identifier_str | oai:colibri.udelar.edu.uy:20.500.12008/20789 |
| publishDate | 1999 |
| publishDateSort | 1999 |
| publisher.none.fl_str_mv | UR. FING |
| reponame_str | COLIBRI |
| repository.mail.fl_str_mv | |
| repository.name.fl_str_mv | |
| repository_id_str | |
| rights_invalid_str_mv | Licencia Creative Commons Atribución – No Comercial – Sin Derivadas (CC - By-NC-ND) |
| spelling | Síntesis hardware de redes ALN para aplicaciones en controlOliver, Juan PabloFonseca de Oliveira, AndréPérez Acle, JulioCanetti, RafaelFPGAsHardware reconfigurableRedes neuronales artificialesRedes lógicas adaptivas (ALN)Control en tiempo realSISTEMAS y CONTROLEste trabajo es parte de un proyecto que estudia la realización de algoritmos de redes neuronales en hardware reconfigurable como manera de obtener un procesador neuronal de alta performance. El objetivo de este procesador es poder ejecutar procesamiento neuronal de alta velocidad, para aplicaciones de tiempo real en control y tratamiento de señales. Se presentan los resultados para redes binarias del tipo Redes Lógicas Adaptivas (Adaptive Logic Network: ALN), sintetizadas sobre lógica programable, aplicadas en control. El procesador desarrollado se probó en el control realimentado de una planta inestable y no lineal. Los diseños se realizaron sobre una plataforma hardware consistente en un computador personal como host y una placa reconfigurable ALTERA RIPP10 para el cálculo en hardware. La placa contiene nueve FPGAs FLEX8K y 512KB de RAM. El computador personal se comunica con la placa RIPP10 a través del bus ISA. Para el trabajo con redes ALN se utiliza habitualmente el paquete de software ATREE, que consiste en una biblioteca en lenguaje C con funciones que permiten a un diseñador definir la arquitectura de la red, realizar su entrenamiento con un conjunto de patrones y posteriormente evaluar la salida de la red correspondiente a una entrada dada. En el presente trabajo se desarrolló una herramienta software para convertir automáticamente la descripción de una red ALN que resulta del proceso de entrenamiento con ATREE en la especificación de un circuito en un lenguaje de descripción hardware (AHDL). Esta metodología permite generar fácilmente el hardware necesario para evaluar las funciones combinatorias de gran tamaño que resultan de una red ALN entrenada. Se escribieron rutinas que utilizan los circuitos generados para evaluar la salida de la red frente a un patrón de entrada dado. Estas rutinas presentan a los usuarios de la biblioteca ATREE una interfaz idéntica a la presentada por las rutinas originales de dicho paquete. La planta a controlar consiste de un péndulo invertido con fuertes no-linealidades introducidas por las características de la fricción ( valores altos y dependencia espacial ). Una red ALN previamente entrenada se incluyó en el lazo de control del péndulo invertido, con buenos resultados. La velocidad de cálculo obtenida es importante para la utilización de este tipo de redes en aplicaciones de control en tiempo real. Para este ejemplo se presentan los resultados de la comparación entre los tiempos de ejecución de la evaluación de la red utilizando el procesador neuronal y los de la realización puramente en software.UR. FING2019-05-29T15:28:16Z2019-05-29T15:28:16Z199920190528Artículoinfo:eu-repo/semantics/articleinfo:eu-repo/semantics/publishedVersionOliver, Juan Pablo, Fonseca de Oliveira, André, Pérez Acle, Julio, Canetti, Rafael. Síntesis hardware de redes ALN para aplicaciones en control [en línea] Montevideo : UR. FING, 1999.https://hdl.handle.net/20.500.12008/20789reponame:COLIBRIinstname:Universidad de la Repúblicainstacron:Universidad de la RepúblicaesspaLas obras depositadas en el Repositorio se rigen por la Ordenanza de los Derechos de la Propiedad Intelectual de la Universidad De La República. (Res. Nº 91 de C.D.C. de 8/III/1994 – D.O. 7/IV/1994) y por la Ordenanza del Repositorio Abierto de la Universidad de la República (Res. Nº 16 de C.D.C. de 07/10/2014)info:eu-repo/semantics/openAccessLicencia Creative Commons Atribución – No Comercial – Sin Derivadas (CC - By-NC-ND)oai:colibri.udelar.edu.uy:20.500.12008/207892026-04-14T10:14:55Z |
| spellingShingle | Síntesis hardware de redes ALN para aplicaciones en control Oliver, Juan Pablo FPGAs Hardware reconfigurable Redes neuronales artificiales Redes lógicas adaptivas (ALN) Control en tiempo real SISTEMAS y CONTROL |
| status_str | publishedVersion |
| title | Síntesis hardware de redes ALN para aplicaciones en control |
| title_full | Síntesis hardware de redes ALN para aplicaciones en control |
| title_fullStr | Síntesis hardware de redes ALN para aplicaciones en control |
| title_full_unstemmed | Síntesis hardware de redes ALN para aplicaciones en control |
| title_short | Síntesis hardware de redes ALN para aplicaciones en control |
| title_sort | Síntesis hardware de redes ALN para aplicaciones en control |
| topic | FPGAs Hardware reconfigurable Redes neuronales artificiales Redes lógicas adaptivas (ALN) Control en tiempo real SISTEMAS y CONTROL |
| url | https://hdl.handle.net/20.500.12008/20789 |